SCEIと東芝、0.13μm世代「DRAM混在ロジック」の
技術提携に基本合意
3月12日 発表
株式会社ソニー・コンピュータエンタテインメントと株式会社東芝は、プレイステーションおよびプレイステーション 2向け半導体製造に関する0.13μm世代「DRAM混在ロジック」の技術提携に基本合意したと発表した。
東芝は、0.13μm世代の「DRAM混載ロジックプロセス」の技術をすでに確立しており、プレイステーションおよびプレイステーション 2は、この技術により、パフォーマンスを維持したまま、チップのさらなる集積化が図れるとしている。
「DRAM混載プロセス」は、DRAMと高速ロジック回路を単一のシリコン上に集積させることにより、ロジックとメモリが別体である場合には実現できない巨大なメモリバンド幅の確保、斬新なアーキテクチャの導入や、低消費電力化、1チップ化などが可能になる技術。
□ソニー・コンピュータ・エンタテインメントのホームページ
http://www.scei.co.jp/
□東芝のホームページ
http://www.toshiba.co.jp/
□ニュースリリース(SCEI)[PDF形式]
http://www.scei.co.jp/corp/pdf/010312c.pdf
□ニュースリリース(東芝)
http://www.toshiba.co.jp/about/press/2001_03/pr_j1203.htm
□関連情報
【2001年3月12日】SCEI、IBM、東芝、超並列プロセッサ開発の拠点を米に設立へ
http://game.watch.impress.co.jp/docs/20010312/scei.htm
(2001年3月13日)
[Reported by 佐伯憲司]
|